A Time Scaling Theory for Multi-Layer Electronic Systems 论文中的两个要点：
混合键合技术
混合键合是一种芯片互联封装技术，能够将两个（或多个）独立晶圆/芯片在极小间距下直接”面对面”物理连接，同时实现电气导通和机械固定。
example:
传统平面布局：
┌─────────────────────────────┐
│ [门A]──[门B]──[门C]──[门D] │ ← 所有门在同一平面
│ 长导线连接，RC延迟大 │
└─────────────────────────────┘
LogicFolding垂直布局：
┌─────────────────────────────┐ ← 上层芯片
│ [门B] [门D] │
└────────↑────────↑───────────┘
│混合键合 │ （极短垂直连接）
┌────────↓────────↓───────────┐ ← 下层芯片
│ [门A] [门C] │
└─────────────────────────────┘
被拆分的是关键路径上的逻辑门：
- 原本一条很长的关键路径（Critical Path）被切断，分布在上下两层
- 导线长度大幅缩短 → RC延迟降低 → 速度提升
芯片中信号延迟主要来自导线的寄生电阻R和电容C： 导线长度减少约 30%, 时钟缓冲器数量减少 50%, SRAM工作频率提升 40%以上.
Unified Bus（统一总线）深度解析， 非芯片内优化
传统方式：
[芯片A内存] → PCIe → NVLink → InfiniBand → NVLink → PCIe → [芯片B内存]
转换① 转换② 转换③ 转换④ 转换⑤
延迟累积：数十微秒
Unified Bus方式：
[芯片A内存] ←————— 单一协议，直接内存语义访问 —————→ [芯片B内存]
延迟：~100纳秒
从系统抽象看:
[服务器A] --- 网络 --- [服务器B] --- 网络 --- [服务器C]
各自独立，通过网络通信
UB系统视角（文章称之为 “System-as-One-Chip”）：
┌─────────────────────────────────────┐
│ 芯片A内存 │ 芯片B内存 │ 芯片C内存 │
│ 统一内存地址空间 │
└─────────────────────────────────────┘
整个机柜在逻辑上就是"一块超大芯片"
UB最核心的创新点 - 以芯片A想读取芯片B的数据 为例
传统消息传递模式：
- A：发送请求消息 “我要第X块数据”
- 等待…（软件处理）
- B：收到消息，准备数据
- B：发送响应消息 “给你数据”
- A：收到消息，解析，写入本地内存
全程软件介入，延迟高
UB内存语义模式：
- A：直接 LOAD 地址 0xB_XXXX（B的内存地址）
- 硬件自动完成数据获取 对程序员来说就像访问本地内存， 无需软件介入，延迟极低
协议始终是UB，物理介质因距离而异：
┌──────────────────────────────────────────┐
│ 机柜内（~5cm内） │
│ 芯片A ←——UB协议/电气连接——→ 芯片B │
└──────────────────────────────────────────┘
↕
┌──────────────────────────────────────────┐
│ 机柜间（最远100米） │
│ 机柜X ←——UB协议/Hi-ONE光纤——→ 机柜Y │
└──────────────────────────────────────────┘
